C

Codev R1 Distill Qwen 7B

由 zhuyaoyu 开发
基于DeepSeek-R1蒸馏的Verilog RTL代码生成模型,在Verilog基准测试中表现优异
下载量 154
发布时间 : 3/22/2025
模型介绍
内容详情
替代品

模型简介

该模型是从DeepSeek-R1蒸馏而来的Verilog专用模型,专注于硬件描述语言(HDL)的代码生成和问题解决,在VerilogEval和RTLLM基准测试中超越同类模型,同时提升了数学推理能力

模型特点

卓越的Verilog生成能力
在VerilogEval和RTLLM基准测试中超越GPT-4等通用大模型
知识蒸馏技术
从DeepSeek-R1蒸馏获得类似推理能力
跨领域能力提升
Verilog训练意外提升了数学推理能力
高质量数据筛选
通过严格过滤保留87,000个高质量(问题,代码)对

模型能力

Verilog代码生成
硬件设计问题解决
数学推理
代码补全
规范到RTL翻译

使用案例

芯片设计
RTL代码生成
根据功能规范自动生成寄存器传输级代码
在VerilogEval规范到RTL任务中达到65.4%准确率
代码补全
辅助硬件工程师完成部分Verilog代码
在VerilogEval补全任务中达到65.1%准确率
硬件验证
测试用例生成
为硬件验证生成测试场景